NAU Harvester System
ЯДРО З АПАРАТНИМ РОЗПАРАЛЕЛЮВАННЯМ ВИКОНАННЯ ПРОГРАМ
Наукові журнали Національного Авіаційного Університету
View Archive Info| Field | Value | |
| Title |
ЯДРО З АПАРАТНИМ РОЗПАРАЛЕЛЮВАННЯМ ВИКОНАННЯ ПРОГРАМ
ЯДРО С АППАРАТНЫМ РАСПАРАЛЛЕЛИВАНИЕМ ВЫПОЛНЕНИЕМ ПРОГРАММ CORE HARDWARE PARALLELIZING EXECUTION OF PROGRAMS |
|
| Creator |
Стасюк, М. В.
Антонюк, О. І. Лебедев, Д. Ю. |
|
| Subject |
—
ядро мікроконтролера; переривання; арифметичний пристрій; мультиплексування УДК 621.382 — ядро микроконтроллера; прерывание; арифметическое устройство; мультиплексирование УДК 621.382 — microcontroller core; break; arithmetic unit; multiplexing UDC 621.382 |
|
| Description |
Створення ядра, яке буде виконувати інструкції кожної підпрограми по черзі, дасть змогу суттєво не збільшувати кількість апаратних ресурсів під час розв’язання складних задач. Такий підхід дозволяє економити такти, обробник переривання починає виконуватись майже відразу після надходження переривання хоч і на меншій ефективній частоті, що дозволяє виконати скидання прапорів чи збереження результату роботи периферії швидше, ніж це робиться зазвичай. Ядро має набір команд, який нічим не поступається наборам існуючих ядер, тому може використовуватись у тих же галузях, що й інші ядра. Швидкість виконання в 1 MIPS на 1 МГц і наявність розпаралелювання дає можливість виконувати на ньому складні програми критичні до часу виконання. Показано новий шлях розвитку мікроконтролерів. Подану архітектуру можна суттєво ускладнювати за рахунок збільшення кількості потоків, які виконуються паралельно, додавання нових команд і обчислювальних блоків.
Создание ядра, которое будет выполнять инструкции каждой подпрограммы по очереди, позволит существенно не увеличивать количество аппаратных ресурсов при решении сложных задач. Такой подход позволяет экономить такты, обработчик прерывания начинает выполняться почти сразу после прихода прерывания, хоть и на меньшей эффективной частоте, но это позволяет выполнить сброс флагов или сохранения результата работы периферии быстрее, чем это делается обычно. Ядро имеет набор команд которые ничем не уступают наборам у существующих ядер, поэтому может использоваться в тех же отраслях, что и другие ядра. Скорость выполнения в 1 MIPS на 1 МГц и наличие распараллеливания дает возможность выполнять на нем сложные программы критичные ко времени исполнения. Показан новый путь развития микроконтроллеров. Представленную архитектуру можно существенно усложнять за счет увеличения количества потоков, выполняемых параллельно, добавление новых команд и вычислительных блоков. Creating a core that will carry out the instructions of each subroutine in turn , will significantly increase the number of no hardware resources for solving complex problems. This approach saves cycles, the interrupt handler starts executing almost immediately after arrival interrupt , albeit at a lower effective rate, but it allows you to reset the flags or save the results of the periphery faster than you normally would.The kernel has a set of commands that do not yield sets from existing nuclei can therefore be used in the same areas as the other core. The speed of 1 MIPS per 1 MHz and Availability parallelization enables it to perform complex time-critical program execution. Shows a new way of microcontrollers. Presented architecture can significantly complicate by increasing the number of threads running in parallel, adding new commands and computational units. |
|
| Publisher |
National Aviation University
|
|
| Contributor |
—
— — |
|
| Date |
2013-02-08
|
|
| Type |
—
— — |
|
| Format |
application/pdf
|
|
| Identifier |
http://jrnl.nau.edu.ua/index.php/SBT/article/view/5683
10.18372/2310-5461.20.5683 |
|
| Source |
Наукоємні технології; Том 20, № 4 (2013); 398-401
Science-based technologies; Том 20, № 4 (2013); 398-401 Наукоемкие технологии; Том 20, № 4 (2013); 398-401 |
|
| Language |
uk
|
|