NAU Harvester System
Optimization of the circuit of combined automat IN BASIS NANO-PLA
Наукові журнали Національного Авіаційного Університету
View Archive Info| Field | Value | |
| Title |
Optimization of the circuit of combined automat IN BASIS NANO-PLA
Оптимизация схемы совмещенного автомата в базисе НАНО-ПЛМ Оптимізація схеми суміщеного автомата в базисі НАНО-ПЛМ |
|
| Creator |
Головін, Олександр Миколайович; Інститут кібернетики імені В.Глушкова НАН України
Баркалов, Олександр Олександрович; Зеленогурський університет, Польща Тітаренко, Лариса Олександрівна; Зеленогурський університет, Польща Харківський національний університет радіоелектроніки Матвієнко, Олександр Володимирович; Інститут кібернетики ім. В.М. Глушкова НАН України Сабурова, Світлана Олександрівна; Харківський національний університет радіоелектроніки |
|
| Subject |
Information Technology
combined microprogrammed automaton; synthesis; nano-PLA; matrix circuit. UDC 004.274 — совмещенный микропрограммный автомат; синтез; нано-ПЛМ; матричная схема. — Інформаційні технології суміщений мікропрограмний автомат; синтез; нано-ПЛМ; матрична схема УДК 004.274 |
|
| Description |
Nowadays, ASICs (application specific integrated circuit) are widely used for electronic products. One of the problems associated with this basis is to make smaller the area occupied by the circuit of the designed digital system. The solution to this problem allows to reduce the energy that the device circuit consumes, which is especially important for mobile and stand-alone devices.The aim of the work is to develop a method of synthesis that implements the scheme of a combined microprogramming machine (SMA) and allows one to reduce the number of horizontal buses of nano-PLA up to the value that is typical for an equivalent Moore finite state machine, and, as a result, to make smaller the area of a nano-PLA, using the presence of classes of pseudo-equivalent states (PES) of a Mealy finite state machine . The article considers the example of an automaton synthesis using the proposed method.Based on the results of studies carried out with using standard examples from the well-known library, the proposed method allows one to make smaller the area of the chip occupied by the automaton circuit by about three times. To achieve such savings, in a general case, it is necessary to jointly fulfill several conditions, namely: each PES class must be represented by one generalized interval of the state coding space, the minimum number of internal variables should be used for encoding the classes, and the state coding should be performed in such a way that each micro-operation was represented by only one term.Optimal coding of states makes it possible to reduce the number of rows in the table of transitions of the SMA and internal variables. The application of the proposed method, in comparison with the trivial two-level scheme, allows one to make smaller an area of nano-PLA, which implements the SMA scheme in the ASIC basis.
В настоящее время заказные микросхемы типа ASIC (application specific integrated circuit) широко используются для производства электронных изделий. Одной из проблем, связанных с этим базисом, есть уменьшение площади кристалла, которую занимает схема спроектированной цифровой системы. Решение этой проблемы позволяет уменьшить энергию, которую потребляет схема устройства, что особенно важно для мобильных и автономных устройств.Цель работы состоит в разработке метода синтеза совмещенного микропрограммного автомата (СМПА), позволяющего сократить число горизонтальных шин нано-ПЛМ до величины, характерной для эквивалентного автомата Мили, и, как результат, уменьшить площадь нано-ПЛМ, используя наличие классов псевдоеквивалентных состояний (ПЭС) автомата Мура. В статье рассмотрен пример синтеза автомата с применением предложенного метода.По результатам проведенных исследований на стандартных примерах из известной библиотеки предлагаемый метод позволяет уменьшить площадь кристалла, занимаемую схемой автомата, примерно в три раза. Для достижения такой экономии, в общем случае, необходимо совместное выполнение нескольких условий, а именно: каждый класс ПЭС должен быть представлен одним обобщенным интервалом пространства кодирования состояний, для кодирования классов необходимо использовать минимальное число внутренних переменных и кодирование состояний должно выполняться таким образом, чтобы каждая микрооперация представлялась только одним термом.Оптимальное кодирование состояний позволяет уменьшить число строк таблицы переходов СМПА и соответствующих внутренних переменных. Применение предложенного метода по сравнению с тривиальной двухуровневой схеме позволяет уменьшить площадь нано-ПЛМ, реализующих схему СМПА в базисе ASIC. У статті запропоновано метод зменшення площі нано-ПЛМ, займаної схемою суміщеного автомата. Метод заснований на використанні класів псевдоеквівалентних станів автомата Мура. Метод дозволяє зменшити число горизонтальних шин нано-ПЛМ до величини, характерної для еквівалентного автомата Мілі. Розглянуто приклад синтезу автомата з використанням запропонованого методу. Наведено результати досліджень ефективності запропонованого методу. Дослідження проводилися на стандартних прикладах з відомої бібліотеки. |
|
| Publisher |
National Aviation University
|
|
| Contributor |
—
— — |
|
| Date |
2020-11-01
|
|
| Type |
—
— — |
|
| Format |
application/pdf
|
|
| Identifier |
http://jrnl.nau.edu.ua/index.php/SBT/article/view/14879
10.18372/2310-5461.47.14879 |
|
| Source |
Наукоємні технології; Том 47, № 3 (2020); 322-328
Science-based technologies; Том 47, № 3 (2020); 322-328 Наукоемкие технологии; Том 47, № 3 (2020); 322-328 |
|
| Language |
ru
|
|