Сomputer simulation of nanoelectronics arithmetic-logic devices
Наукові журнали Національного Авіаційного Університету
View Archive InfoField | Value | |
Title |
Сomputer simulation of nanoelectronics arithmetic-logic devices
Компьютерное моделирование наноэлектронных арифметико-логических устройств КОМП’ЮТЕРНЕ МОДЕЛЮВАННЯ НАНОЕЛЕКТРОННИХ АРИФМЕТИКО-ЛОГІЧНИХ ПРИЛАДІВ |
|
Creator |
Melnik, O.S.; Institute of Aerospace Control System NAU
Tsapok, L.O.; Institute of Aerospace Control System NAU |
|
Subject |
quantum cellular automata; majority gate; quantum full adder; two bit multiplier; clocking zone; coplanar crossing; multi-layer crossing
— — |
|
Description |
This paper presents a quantum dot cellular automata two bit multiplier composed from simple 3-input majority gates and inverters. It is reviewed two different methods of conductors crossing and specifics of QCA devices construction correspondently. The way of device working area partition onto clocking zones is defined. Also it is defined the latency of designed multiplier. Research focuses on the design and simulation of QCA using numerical tools such as the QCADesigner tool.
Работа посвящена компьютерному проектированию двухразрядного уникального арифметико-логического устройства на ячейковых квантовых автоматах, в состав которого входят исключительно мажоритарные логические сумматоры и инверторы. Рассмотрены два способа пересечения проводников и соответственные особенности построения приборов на квантовых ячейковых автоматах. Определены способы деления площади спроектированного умножителя на зоны синхронизации и задержки в срабатывании прибора. Выполнено моделирование квантовых ячейковых автоматов с использованием автоматизированной системы проектирования QCADesiner. Роботу присвячено комп’ютерному проектуванню дворозрядного унікального арифметико-логічного пристрою на квантових коміркових автоматах, до складу якого входять виключно мажоритарні логічні суматори та інвертори. Розглянуто два способи перерізу провідників і відповідні особливості побудови приладів на квантових коміркових автоматах. Визначено способи розбиття площини спроектованого перемножувача на зони синхронізації та затримка в спрацюванні пристрою. Виконано моделювання квантових коміркових автоматів з використанням автоматизованої системи проектування QCADesiner. |
|
Publisher |
National Aviation University
|
|
Contributor |
—
— — |
|
Date |
2012-07-06
|
|
Type |
—
— — |
|
Format |
application/pdf
|
|
Identifier |
http://jrnl.nau.edu.ua/index.php/ESU/article/view/937
10.18372/1990-5548.31.937 |
|
Source |
Electronics and Control Systems; Том 1, № 31 (2012)
Электроника и системы управления; Том 1, № 31 (2012) Електроніка та системи управління; Том 1, № 31 (2012) |
|
Language |
en
|
|